CMOS,CMOS集成電路閂鎖效應(yīng)措施詳解！

信息來(lái)源：本站　日期：2017-05-22　

分享到：

cmos應(yīng)用

在CMOS應(yīng)用中能同時(shí)將p溝道m(xù)os管與n溝道MOSFET制作在同一片芯片上．需要額外的摻雜及擴(kuò)散步驟，以便在襯底中成“阱”或“盆(tub)”．阱中的摻雜種類與周?chē)r底不同．阱的典型種類有p阱、n阱以及雙阱．阱技術(shù)的詳細(xì)內(nèi)容將于第14章中討論．圖6. 31為使用p阱技術(shù)制作的CMOS反相器的剖面圖．在此圖中，p溝道與n溝道MoSFET分別制作于n型硅襯底以及p阱之中．

cmos電路

CMOS電路的阱結(jié)構(gòu)最主要的問(wèn)題在于閂鎖現(xiàn)象，閂鎖是由阱結(jié)構(gòu)中寄生的pn—p-n二極管作用所造成的，如圖6.3】所示，寄生的p—n-I，一n二極管是由一橫向的p-n-p及一縱向的n-p-n雙極型晶體管所組成的．p溝道MOSFFT的源極、n襯底及p阱分別為橫向p-n-p雙極型晶體管的發(fā)射極、基極及集電極；n溝道MOSFET的源極、p阱及n襯底分別為縱向n-p-n雙極型晶體管的發(fā)射極、基極及集極其寄生部分的等效電路如圖6.32所示．凡及Rw分別為襯底及阱中的串聯(lián)電阻．每一晶體管的基極是由另一晶體管的集電極所MOS管驅(qū)動(dòng)，并形成一正反饋回路，其架構(gòu)就如第5章中所討論的可控硅器件( thyristor)．閂鎖發(fā)生于兩個(gè)雙極型晶體管的共射電流增益乘積大于l時(shí)．當(dāng)發(fā)生閂鎖時(shí)'一大電流將由電源供應(yīng)處(Vpo)流向接地端，導(dǎo)致一般正常電路工作中斷，甚至?xí)捎诟唠娏魃岬膯?wèn)題．而損壞芯片本身．

為避免發(fā)生閂鎖效應(yīng)，必須減少寄生雙極型晶體管的電流增益，一種方法是使用金摻雜或中子輻射，以降低少數(shù)載流子的壽命，但此方法不易控制且也會(huì)導(dǎo)致漏電流的增加．深阱結(jié)構(gòu)或高能量注入以形成倒退阱( retrograde well)，可以提升基極雜質(zhì)濃度，因而降低縱向雙極型晶體管的電流增益．在倒退阱結(jié)構(gòu)中，阱摻雜濃度的峰值位于遠(yuǎn)離表面的襯底中．另一種減少閂鎖效應(yīng)的方法，是將器件制作于高摻雜襯底上的低摻雜外延層中，如圖6. 33所示．高摻雜襯底提供一個(gè)收集電流的高傳導(dǎo)路徑，這些電流隨后會(huì)由表面接點(diǎn)流出．